`timescale 1ns / 1ns
/////////////////////////////////////////////////////////////////////////////
////                                                                     ////
//// Instituto Tecnologico de Costa Rica                                 ////
////                                                                     ////
//// Divisor de Frecuencia                                               ////
////                                                                     ////
//// Este archivo es parte del proyecto: Control de luces de semaforo    ////
//// http://repositorio-charmander.googlecode.com/svn/trunk/             ////
////                                                                     ////
//// Descripcion                                                         ////
//// Implementacion de un control de luces de semaforo como un proyecto  ////
//// del curso de Taller de Diseño Logico.                               ////
////                                                                     ////
//// Funcionamiento:                                                     ////
//// - Test Bench de modulo Divide.                                      ////
////                                                                     ////
////                                                                     ////                                    
//// Autores:                                                            ////
//// - Gia Chen, kathya0812@gmail.com                                    ////
////   Edgar Rojas, edtec217@gmail.com                                   ////
////                                                                     ////
/////////////////////////////////////////////////////////////////////////////

module Divider_tb;

	//Inputs
	reg _clk_i;
	reg _sync_rst_i;
	
	//Output
	wire HzActivado_o;
	
	//Instancia del UUT(Unit under test)
	Divider uut (._clk_i(_clk_i), ._sync_rst_i(_sync_rst_i), .HzActivado_o(HzActivado_o));

	//Instanciacion del clock
	initial begin
	_clk_i = 0;
	forever begin
	_clk_i = ~ _clk_i;
	#50;
	end
	end

	initial 
		begin
			//Valores iniciales del los datos
			_clk_i = 0;
			_sync_rst_i = 0;

			// Constante definida por ISE para evitar errores
			#50;
			  
			//Modificacion de valores

		end

endmodule
